ASICテクノロジー入門| さまざまなタイプ、デザインフロー、アプリケーション

このチュートリアルでは、ASICの基本的な概要、さまざまな種類のASIC設計手法、ASIC設計フロー、アプリケーションなどを紹介します。概要概要ASICの簡単な歴史さまざまな種類のASICとは何ですか？フルカスタムASICSemi -カスタムASICGateアレイASIC標準セルベースのASICDesignFlowApplicationsはじめに広義には、特定用途向け集積回路または単にASICは、汎用に使用するのではなく、特定のアプリケーションまたは最終用途向けにカスタマイズされた集積回路として定義できます。 ASICの基本的な例としては、光ディスク上の情報をデコードするDVDプレーヤーのICやリチウムイオン電池の充電コントローラーとして設計されたICなどがあります。ASICは、マイクロプロセッサーやメモリーなどの他の標準的なICとは、次のように設計されているため、まったく異なります。幅広いアプリケーションで使用できます。 対照的に、ASICは、実行するように特別に設計されたアプリケーションでのみ使用できます。ASICのアプリケーション固有のカスタムの性質により、ASICは多くの場合、サイズが小さく、消費電力と消費電力が少ないと同時に、より多くの機能を搭載しています。標準のICソリューションと比較した場合の熱。 たとえばメモリなどの標準ICとASICのもう1980つの主な違いは、ASICの設計者が直接顧客になり、アプリケーションについてより明確なアイデアを持っている可能性があることです。XNUMX年代初頭以来、集積回路の世界は非常に重要でした。 ASICの影響を受けます。 彼らは、半導体産業の拡大、集積回路のビジネスモデルの変化、ICの設計と設計エンジニアの大幅な増加に責任を負っています。ASICは、システムの設計、製造、製造プロセスなど、半導体の設計と製造のエコシステム全体にも影響を与えました。 、テストとパッケージング、およびCADツール。ASICの簡単な歴史ASICの起源は、マスクされたROM（読み取り専用メモリ）が開発される前の少なくとも20回の涙にまでさかのぼることができます。 1970年代初頭にゲートアレイと標準セルの概念が導入されましたが、1980年代に、ASIC技術は世界中のIC市場で卓越した地位を占めました。この時期に、いくつかの半導体メーカーとベンダー、特に日本はASIC市場を支配し、ASICスペシャリストと見なされています。ASICの種類は何ですか？ASICの設計と技術の歴史は、ASICのさまざまな設計スタイルの継続的な成長と進化によって特徴付けることができます。 統計的に言えば、CMOSベースのゲートアレイスタイルのASICが主流のタイプですが、ASIC設計には他にもいくつかのタイプがあります。基本的に、すべてのASICはXNUMXつのタイプに分類できます。 フル–カスタムASICセミ–カスタムASICプログラマブルICセミカスタムASICは、ゲートアレイベースの設計とセルベースの設計に再び分けられます。 ゲートアレイはさらにチャネル型アレイとチャネルレスアレイに分けられ、セルベースのデザインはさらに標準セルとマクロセルに分けられます。プログラマブルICには、PAL、PLA、EPROMベースのPLD（EPLD）、EEPROMベースのPLDなどのすべてのプログラマブルロジックデバイスがあります。 （EEPLD）、およびFPGAなどのフィールドプログラマブルデバイスがこのカテゴリに分類されます。次の画像は、さまざまなタイプのASICと、各タイプのサブカテゴリを示しています。ここで、重要なタイプのASICのいくつかを簡単に見てみましょう。フルカスタムASICフルカスタムASICでは、すべてのロジックセル、回路、およびレイアウトは、その特定のASIC用にゼロから特別に設計されています。 設計者は、既存のライブラリが十分に高速でないか、ロジックセルが小さくないか、消費電力が高いと考えた場合にのみ、フルカスタムASIC設計を選択できます。他のIC設計に対するフルカスタムASICの主な利点は次のとおりです。可能な限り最小のダイサイズで可能な限り最高の性能を発揮します。 しかし、この高性能で小さいサイズは、設計時間の増加、複雑な設計、およびIC自体の全体的なコストを犠牲にしてもたらされます。最も一般的なフルカスタムASISのいくつかは、マイクロプロセッサ、メモリ、アナログプロセッサ、アナログ/デジタル通信デバイス、センサー、トランスデューサ、自動車用高電圧ICなど。以下は、すべての層が定義されたCMOSベースの2入力NANDゲートのサンプル設計です。セミカスタムASIC設計時間を短縮し、フルカスタムのコストを削減します。 ASIC、他の多くの設計アプローチが開発されており、これらはセミカスタムASIC設計と呼ばれています。 通常、セミカスタム設計に関係する階層の最下位レベルは、ロジックレベルまたはゲートレベルです。 これは、個々のトランジスタの設計とレイアウトが関係する可能性があるフルカスタムジョブとは対照的です。前述のように、セミカスタムASIS設計は、ゲートアレイと標準セルにさらに分割できます。 これらのタイプについて少し見てみましょう。ゲートアレイASICゲートアレイベースのASICでは、pおよびnタイプのトランジスタがシリコンウェーハ上にアレイとして事前定義されています。 顧客からの設計と設計から得られた相互接続に基づいて、シリコンベンダーはこれらのベースウェーハを提供します。 したがって、ベースウェーハは、ゲートアレイのトランジスタ間の顧客提供の接続に基づいて設計されているため、顧客固有のものです。ゲートアレイは、チャネルゲートアレイとチャネルレスゲートアレイのXNUMXつのタイプに分けられます。 チャネリングされたゲートアレイでは、論理セル間の相互接続は、論理セルの行間の事前定義されたチャネル内で実行されます。 チャネルレスゲートアレイの場合、接続は論理セルの上の上部金属層で行われます。標準セルベースのASICA標準セルベースのASICは、ゲート、マルチプレクサ、フリップフロップ、加算器などの事前に設計された論理セルを使用します。 これらの論理セルは、すでに設計されてライブラリに保存されている標準セルと呼ばれます。 このライブラリはCADツールにインポートされ、ライブラリのコンポーネントを入力として使用して設計を実行できます。通常、標準セルベースの設計は、レンガの列のように、チップ上の一定の高さのセルの列として編成されます。 ロジックレベルのコンポーネントと組み合わせると、標準のセルベースの設計を使用して、乗算器やメモリアレイなどの複雑な機能を実装できます。標準のセル設計には、マイクロコントローラやマイクロプロセッサなどのより大きく複雑な事前設計されたセルが含まれる場合もあります。 これらのより大きなセルはメガセルと呼ばれます。設計フローこれまで、ASICの簡単な紹介といくつかの重要なタイプのASICを見てきました。 このセクションでは、ASICの設計と開発に関連する特定のプロセスフローと手順を簡単に理解してみましょう。次の画像は、セミカスタムASICの設計に関連する典型的な設計フローを示しています。 基本的に10のステップに分けることができます。デザインエントリ：このステップでは、VHDLやVerilogなどのハードウェア記述言語（HDL）を使用するか、回路図入力を使用してロジックデザインを作成します。 HDLまたは回路図入力の場合、次のステップは論理セルとそれらの相互接続の説明を抽出することです。 この情報は、ネットリストとも呼ばれます。システムのパーティション分割：次のステップは、システム全体をASICサイズの小さなブロックに論理的に分割することです。レイアウト前のシミュレーション：設計の実際の物理レイアウトに入る前に、シミュレーションツールが回路をチェックします。適切に動作します。 実際、このプロセスはすべてのステップで実行されるため、エラーが見つかった場合は、この段階で簡単に修正できます。 このステップまでのプロセスは、通常、論理設計と見なされます。 この後の手順は、設計の実際の物理レイアウトに関連しています。フロアプラン：物理設計の最初の手順は、回路のすべてのブロックをチップ上に配置することです。配置：この手順では、ロジックセルの位置をブロックが設定されます。ルーティング：ブロックとセルの配置が完了したら、セルとブロック間の接続を作成します。抽出：次のステップは、以前に作成された相互接続の抵抗と静電容量を決定することです。彼らは信号の遅延を決定するので。 また、遅延はこの段階で計算されます。レイアウト後のシミュレーション：物理的な設計が完了すると、回路の動作が再度テストされます。 以前に計算された遅延もシミュレーションプロセスで考慮されます。デザインルールチェック（DRC）：最後のステップは、回路全体のレイアウトを検証し、それがデザインルールの仕様に準拠しているかどうかを確認することです。アプリケーションASICのアプリケーションの領域は次のとおりです。基本的に、パフォーマンス、カスタマイズ、サイズが必要なあらゆる場所で使用されるため、非常に幅が広​​くなります。

伝言を残す 

メッセージ一覧