FPGAの概要| 構造、コンポーネント、アプリケーション

この記事では、フィールドプログラマブルゲートアレイまたは単にFPGAと呼ばれる特別なトピックを紹介します。 プログラマブルロジックデバイスの概念と、PLA、PAL、CPLD、FPGAなどのさまざまなタイプのフィールドプログラマブルデバイス（FPD）について説明します。 また、一般的なFPGAデバイスのアーキテクチャとその利点についても説明します。概要はじめにPLD（プログラマブルロジックデバイス）に関する簡単な説明PLDのさまざまなタイププログラマブルロジックアレイ（PLA）プログラマブルアレイロジック（PAL）ジェネリックアレイロジック（GAL）コンプレックスプログラマブルロジックデバイス（CPLD）フィールドプログラマブルゲートアレイ（FPGA）FPGAとはFPGALogicBlockRoutingのコンポーネントFPGAプログラミングテクノロジーSRAMEEPROM / FlashAnti-FuseApplicationsIntroductionFieldプログラマブルゲートアレイ（FPGA）は、ハードウェア設計エンジニアがプログラミングできるようにするデジタルIC（統合回路）です。要件に応じてカスタマイズされたデジタルロジック。 「フィールドプログラマブル」という用語は、ICのデジタルロジックが製造（または製造）中に固定されるのではなく、エンドユーザー（設計者）によってプログラムされることを意味します。このプログラマブルを提供するために、FPGAは構成可能で構成されます。 （またはプログラマブル）ロジックブロックおよびこれらのブロック間の構成可能な相互接続。 この構成可能なロジックとFPGAの相互接続（ルーティング）により、FPGAは汎用で柔軟性がありますが、同時に、標準セルを備えた同様の口径のASICと比較すると、速度が遅く、電力を消費します。 FPGAの市場への導入とこの長いスパンの中で、FPGAは深刻な技術的進歩を遂げ、継続的に人気が高まっています。PLD（プログラマブルロジックデバイス）に関する簡単なメモメイントピックに入る前に、簡単に説明したいと思います。プログラマブルロジックデバイスの概念。 それで、PLDとは何ですか。 これは、さまざまな機能を実装するためにユーザーが構成できる多数の論理ゲートとフリップフロップを含むICです。最も単純なプログラマブルロジックデバイスは、ANDおよびORゲートのアレイとこれらのロジックで構成されています。ゲートとその相互接続は、プログラミングプロセスによって構成できます。PLDは、エンジニアがカスタマイズされたロジックを実装する必要があり、事前構成された集積回路によって制限されている場合に特に役立ちます。 PLDは、ソフトウェアを使用して実装するのではなく、ハードウェア構成の力でカスタムデジタル回路を実装する方法を提供します。PLDのさまざまなタイプ基本的に、PLDはXNUMXつのタイプに分類できます。 シンプルプログラマブルロジックデバイス（SPLD）コンプレックスプログラマブルロジックデバイス（CPLD）フィールドプログラマブルゲートアレイ（FPGA）シンプルプログラマブルロジックデバイスはさらに次のように分類されます：プログラマブルロジックアレイ（PLA）プログラマブルアレイロジック（PAL）ジェネリックアレイロジック（ GAL）これらすべてのPLDに関する基本的な詳細を見てみましょう。プログラマブルロジックアレイ（PLA）PLAは、プログラマブルインターコネクトを備えたANDゲートプレーンとプログラマブルインターコネクトを備えたORゲートプレーンで構成されています。 以下は、単純なXNUMX入力– AND＆ORゲートを備えたXNUMX出力PLAです。水平および垂直相互接続ラインを接続することにより、任意の入力を任意のANDゲートに接続できます。 異なるANDゲートからの出力は、プログラム可能な相互接続を備えた任意のORゲートに適用できます。プログラマブルアレイロジック（PAL）PALはPLAに似ていますが、PALでは、ANDゲートプレーンのみがプログラム可能であるのに対し、 ORゲート面は製造時に固定されます。 PALはPLAよりも柔軟性がありませんが、プログラマブルORゲートに関連する時間遅延を排除します。汎用アレイロジック（GAL）アーキテクチャに関しては、GALはPALに似ていますが、プログラム可能な構造に違いがあります。 PALはXNUMX回限りプログラム可能なPROMを使用し、GALは再プログラム可能なEEPROMを使用します。  Complex Programmable Logic Devices（CPLD）SPLDデバイスから移行すると、CPLDが得られます。 SPLDデバイスの上に開発され、より大きく複雑なデザインを作成します。 CPLDは、マクロセルとともにPalまたはPALのいずれかで内部的に構成される多数のロジックブロック（または機能ブロック）で構成されます。マクロセルは、真の信号またはその補完を提供するための追加の回路と信号極性制御で構成されます。  フィールドプログラマブルゲートアレイ（FPGA）複雑さに関しては、CPLDはSPLDよりもはるかに複雑です。 ただし、FPGAはCPLDよりもさらに複雑です。 FPGAのアーキテクチャは、プログラマブルロジックセル、プログラマブルインターコネクト、およびプログラマブルIOブロックで構成されているため、まったく異なります。FPGAとはフィールドプログラマブルゲートアレイまたはFPGAは、再構成可能なロジックのマトリックスで構成されるプレハブのシリコンデバイスです。 XNUMX次元アレイに配置された回路とプログラマブルインターコネクト。 プログラマブルロジックセルは、任意のデジタル機能を実行するように構成でき、プログラマブル相互接続（またはスイッチ）は、異なるロジックセル間の接続を提供します。FPGAを使用すると、各ロジックブロックのロジックまたは機能を指定して設定することにより、任意のカスタムデザインを実装できます。各プログラマブルスイッチの接続。 カスタム回路を設計するこのプロセスは、ファブではなくフィールドで行われるため、このデバイスは「フィールドプログラマブル」と呼ばれます。次の画像は、非常に広い意味でのFPGAの典型的な内部構造を示しています。 、FPGAのコアは、構成可能なロジックセルとプログラム可能な相互接続で構成されています。 これらは、外界との通信に使用される多数のプログラム可能なIOブロックに囲まれています。FPGAのコンポーネント次に、FPGAの構造を詳しく見てみましょう。 通常、FPGAはXNUMXつの基本コンポーネントで構成されます。 プログラマブルロジックセル（またはロジックブロック）–コアロジック機能の実装を担当します。プログラマブルルーティング–ロジックブロックの接続を担当します。IOブロック–ルーティングを介してロジックブロックに接続され、外部接続を支援します。ロジックブロックザイリンクスベースのFPGAのロジックブロックは構成可能ロジックブロックまたはCLBと呼ばれ、アルテラベースのFPGAの同様の構造はロジックアレイブロックまたはLABと呼ばれます。 この議論にCLBという用語を使用しましょう。 CLBはFPGAの基本コンポーネントであり、ロジック機能とストレージ機能の両方を提供します。 基本的な論理ブロックは、トランジスタ、NANDゲート、マルチプレクサ、ルックアップテーブル（LUT）、PALのような構造、さらにはプロセッサのようなものです。 ザイリンクスとアルテラはどちらも、ルックアップテーブル（LUT）ベースのロジックブロックを使用して、ロジックとストレージ機能を実装します。ロジックブロックは、単一の基本ロジック要素または相互接続された基本ロジック要素のセットで構成できます。基本論理要素は、ルックアップテーブル（SRAMとマルチプレクサーで構成されている）とフリップフロップの組み合わせです。「n」入力のLUTは、SRAMセルによって実装される2n構成ビットで構成されます。 これらの2nSRAMビットを使用して、任意の論理機能を実装するようにLUTを構成できます。ルーティング計算機能がロジックブロックによって提供される場合、プログラム可能なルーティングネットワークがこれらのロジックブロックの相互接続を担当します。 ルーティングネットワークは、XNUMXつのロジックブロック間およびロジックブロックとIOブロック間の相互接続を提供して、カスタム回路を完全に実装します。基本的に、ルーティングネットワークは、プログラム可能なスイッチを備えた接続ワイヤで構成されます。プログラミング技術。 ルーティングアーキテクチャには基本的にXNUMXつのタイプがあります。 アイランドスタイルルーティング（メッシュルーティングとも呼ばれます）階層ルーティングアイランドスタイルルーティングアーキテクチャでは、ロジックブロックはXNUMX次元アレイに配置され、プログラム可能なルーティングネットワークを使用して相互接続されます。 このタイプのルーティングは、商用FPGAで広く使用されています。多くのロジックブロックはローカルの接続セットに限定されており、階層型ルーティングアーキテクチャでは、ロジックブロックを複数のグループまたはクラスターに分割することでこの機能を利用しています。 ロジックブロックが同じクラスターに存在する場合、階層ルーティングはそれらを低レベルの階層に接続します。ロジックブロックが異なるクラスターに存在する場合、配線はより高いレベルの階層で行われます。FPGAプログラミングテクノロジーFPGAの再プログラム可能なアーキテクチャについてはかなり説明しますが、このような再構成可能なアーキテクチャの原因となる最も一般的に使用されるプログラミング手法のいくつかを見てみましょう。FPGAで使用されるよく知られたプログラミング技術のXNUMXつを以下に示します。SRAMEEPROM/ FlashAnti-FuseOtherテクノロジーにはEPROMとFusibleLinkが含まれますが、これらはCPLDやその他のPLDで使用されますが、FPGAでは使用されません。したがって、FPGA関連のプログラミングテクノロジーに限定して説明します。SRAMSRAMとDRAMのXNUMX種類の半導体RAMがあることを知っています。 SRAMはスタティックRAMの略で、DRAMはダイナミックRAMの略です。 SRAMはトランジスタを使用して設計されており、スタティックという用語は、基本的なSRAMメモリセルにロードされる値が、意図的に変更されるか、電源が切断されるまで同じままであることを意味します.6ビットを格納する一般的な1トランジスタSRAMセルを次の図に示します。 。これは、トランジスタとコンデンサの組み合わせで構成されるDRAMとは対照的です。 ダイナミックという用語は、基本的なDRAMメモリセルにロードされた値が、コンデンサに電荷が入るまで有効であるという事実を指します。 コンデンサは時間の経過とともに電荷を失うため、充電を維持するためにメモリセルを定期的に再充電する必要があります。 これはリフレッシュとも呼ばれます。多くのFPGAベンダーは、プログラミング用にSRAMベースのFPGAにスタティックメモリセルを実装しています。 SRAMベースのFPGAは、ロジックセルと相互接続の両方をプログラムするために使用され、再プログラム可能性と、低動的消費電力、高速、緊密な統合で知られるCMOSテクノロジの使用により、非常に優勢になっています。EEPROM/ SRAMベースのプログラミングテクノロジーに代わるFlashAは、EEPROMまたはフラッシュプログラミングテクノロジーに基づいています。 フラッシュベースのプログラミングの主な利点は、その不揮発性です。 フラッシュは再プログラム可能性をサポートしていますが、SRAMテクノロジーと比較すると、これを実行できる回数は非常に少ないです。アンチヒューズアンチヒューズプログラミングテクノロジーは、ワンタイムプログラマブルデバイスを製造する古い技術です。 それらは、プログラムされていない状態では非常に高い抵抗を持ち、開回路と見なすことができるアンチヒューズと呼ばれるリンクを使用して実装されます。プログラミング時には、高電圧と高電流が入力に供給されます。 その結果、最初はXNUMXつの金属トラックをつなぐアモルファスシリコン（基本的には非常に抵抗の高い絶縁体）の形をしたアンチヒューズが、導電性ポリシリコンに変換されることで実現します。他のXNUMXつのテクノロジーと比較すると、アンチヒューズはXNUMXつは最小のスペースを占有しますが、XNUMX回限りのプログラム可能なオプションとしてのみ提供されます。  アプリケーションFPGAの導入の初期には、FPGAは通常、中小規模の複雑なステートマシンと小さなデータのデータ処理タスクを実装するために使用されていました。 複雑さと機能が年々増加するにつれて、それらはいくつかの自動車、消費者、および産業用アプリケーションに組み込まれてきました。当初、FPGAは、ハードウェアのいくつかのバリエーションをテストして試すために簡単に再構成できるため、ASIC設計のプロトタイプを作成する簡単なオプションを提供しました。メインデザインを完成させます。 しかし、市場投入までの時間が比較的短く、実装コストが小さい最終製品として機能する機能は、一部のASICの直接の競合製品として実装されています。乗算器、複雑なルーティング、オンチップRAMを備えた最新のFPGAは、DSP操作を容易にします。これは、以前は専用のデジタルシグナルプロセッサで可能でした。FPGAのコストが下がるにつれ、組み込み制御アプリケーションの真剣な競争相手になりつつあります。 FPGAは、カスタムIO機能とともに任意のマイクロコントローラーのソフトコアプロセッサーを実装するために使用できます。関連記事：ASICテクノロジーの概要| さまざまなタイプ、…産業オートメーションとは何ですか？

伝言を残す 

メッセージ一覧