PLL、フェーズロックループフィルター

フェーズロックループ内のフィルター回路は、その動作の多くのプロパティを制御します。
 
PLL、ループフィルターの設計は、フェーズロックループ全体の動作に不可欠です。 PLLループフィルターの実際の回路は一般に非常に単純ですが、ループのパフォーマンスに大きな影響を与えます。

ループフィルターの設計では、値の選択は通常、多くの場合に競合する要件間の非常に慎重なバランスです。

ループフィルターのPLLパフォーマンスへの影響
ループフィルターの特性は、フェーズロックループパフォーマンスの多くの領域に影響します。

フィルター比較頻度：   

ループフィルターの主要な機能のXNUMXつは、位相検出または位相比較周波数の不要な成分を取り除くことです。 それらがVCOへの入力に現れる場合、側波帯は、位相比較周波数と等しい周波数でキャリアからオフセットして現れます。

ループの安定性：   

ループフィルターのブレークポイントとロールオフは特に重要です。 フィルターは、ループのユニティゲインポイントで必要なループゲイン低下を与えるように設計する必要があります。そうしないと、ループが不安定になる可能性があります。

過渡応答/追跡：   

一部のアプリケーションでは、フェーズロックループが別の信号を追跡するか、周波数を変更する必要がある場合があります。 ループフィルターは、応答を遅くするように機能します。 ループ帯域幅が狭くなるほど、つまりフィルターのカットオフ周波数が低くなるほど、変化への応答に対するループの応答が遅くなります。 逆に、ループが周波数の変化に対する高速応答を必要とする場合は、広いループ帯域幅が必要になります。

伝言を残す 

メッセージ一覧